버클리 연구소의 과학자들은 원자 단위의 얇은 트랜지스터와 회로를 배양하고 있다. 그래핀 기반 반도체에 회로.

차세대 전자공학과 컴퓨팅 기술, 종이 두께의 디바이스를 만들 수 있는 길을 개척하고 있다. 미국 에너지부 로렌스버클리국립연구소(Lawrence Berkeley National laboratory, 버클리연구소)의 과학자들은 트랜지스터와 회로를 몇 개의 원자 두께로 화학적으로 조립할 수 있는 방법을 개발했다. 게다가 이들이 개발한 방법은 실제 세계의 적용과 상업화를 생각할 수 있을 정도로 충분한 규모를 갖추고 있다. 이 연구 결과는 7월 11일 ‘네이처 나노테크놀러지(Nature Nanotechnology)’ 저널에 게재되었다.

과학자들은 그래핀에 회로에 해당하는 좁은 경로를 새기고 트랜지스터를 합성하는 공정을 제어한다. 그리고 전이 금속 칼코겐화합물라고 부르는 반도체를 빈 경로에 채운다. 이러한 물질들은 한 층으로 이루어진 결정이고 원자 단위로 얇아서 두 부분의 어셈블리는 기본적으로 2차원 전자구조를 가지고 있으며 이는 몇 센티미터의 길이에 몇 밀리미터 너비의 비교적 큰 면적을 커버하였다. 이 연구를 주도한 버클리연구소 소재과학부문의 수석 과학자인 시앙 장 박사는 이렇게 말했다. ‘이 연구는 원자두께의 전자공학과 작은 공간에 컴퓨팅 파워를 압축하는 방법을 상업적이고 반복적으로 구현할 수 있는 커다란 진전이다.’

그들의 연구는 매 2년 마다 집적회로의 트랜지스터 숫자가 두 배로 늘어난다는 무어의 법칙의 페이스를 지켜내려는 새로운 연구이다. 과학자들은 이러한 페이스를 지켜내기 위해서는 곧 트랜지스터의 길이가 10나노미터 이하가 되어야 한다고 말한다. 논문의 저자는 이렇게 설명했다. ‘실리콘으로는 매우 어려운 과제이다. 트랜지스터 채널의 두께가 채널의 길이보다 더 두꺼워지기 때문이다. 무기 나노섬유와 같은 나노물질과 스탠포드/IBM이 개발한 카본 나노튜브가 제안되었지만 이 같은 소재들은 정확한 조립을 위해 비현실적인 복잡한 조립기술을 이용해야 한다.’

무어의 법칙을 고수하기 위한 2차원적 해결방법